异构芯片复杂性陡然增加 100 多倍，未知数上亿个

时间：2021-05-18

雷锋网按，异构集成是芯片行业发展的方向，但异构带来的设计复杂性增加百倍。同时，小芯片的先进封装也还面临未知的挑战。还有，上层的软件复杂性也是不得不解决的问题。芯片行业面临的指数级的复杂性增加，需要包括 EDA 工具、芯片设计公司、IP 供应商、代工厂的全产业链加强协作，共同面对，这也是当下十年芯片行业需要应对的挑战。

将更多不同种类的处理器和存储器集成在一颗芯片或封装在一起会导致芯片设计复杂性的急剧上升。

有充分的理由将更多芯片集成到 SoC 或进行先进封装，这增加了芯片的功能，可以大大提高性能和降低功耗，仅通过微缩晶体管难以实现。但是，无论各个组件有多小，它们都需要占用空间。实际上，最先进的平面芯片超过尺寸限制并不罕见，将不同的芯片“缝合”在一起以提供更多的空间。

/>▲图 1：未知数随时间增加，并且随着大小和复杂性的增加而增加。来源：AnsysSynopsys 使用不同的数据指出类似的问题。它强调了异构计算设计的复杂性，在过去几年中，这种复杂性已增长了 100 倍以上（参见图 2）。“当你想到设备的来源，会得到一条 CV（电容 - 电压）曲线，一条 IV（电流 - 电压）曲线，并且可以对设备进行预测的模型。”Synopsys 公司工程副总裁 Aveek Sarkar 说道，“对所有这些参数进行建模变得越来越复杂。有客户问我们，' 你真的需要使用该模型吗？还是可以调整，因为每个模型都内置了太多的保护？’过去，我们可以留有余地，但现在不能。那么，可以将一些用于创建模型的数据用于上游，然后从那里开始吗？'”<p align=

/>▲图 2：异构计算带来的复杂性增加。来源：Synopsys从可变性的角度来看，西门子 EDA 指出了类似的趋势，特别是因为模拟电路（见图 3）。值得注意的是，由于芯片中模拟 / 混合信号的数量不断增加，尤其是电力电子设备和传感器。西门子 EDA 验证首席科学家 Harry Foster 表示：“正在发生的事情是，该行业正在继续向先进半导体节点演进，在这种情况下，很难对可变性进行建模。最重要的是，这些模型随着流程的发展演进。有很多工艺角需要验证。但是，更有趣的趋势是，随着复杂混合信号设计的增加，无论采用何种节点，芯片公司试图优化芯片面积，包括模拟器件。”<p align=

上一篇：接种疫苗易致病毒变异？又一波新冠疫苗接种谣言来了
下一篇：中国信通院：隐私计算技术已接近产业化，速度仅差明文计算 25 倍